반도체 Fan-out 패키징에서 다이싱을 먼저 진행하고 RDL을 잘 적용하지 않는 이유는 공정 순서·복잡도·비용·물리적 제약 때문입니다. 다이싱 후 패키지 설계가 확정되면 RDL 적용 공간이 제한되고, RDL은 추가 공정(적층·패턴·도금)으로 수율 관리가 어렵고 제조비용이 크게 올라갑니다.
Fan-out 구조에서 다이싱 우선순위가 높은 이유
반도체 칩이 계속 작아지고 있지만, 외부 시스템과 연결하는 I/O 패드(접점)의 크기는 물리적으로 줄 수 없어요. 칩 크기가 5mm일 때 패드가 너무 미세하면 납땜이나 연결이 불가능해지기 때문이에요.
이를 해결하기 위해 Fan-out 방식이 등장했어요. 칩보다 훨씬 큰 패키지(칩 크기의 약 120%) 영역에 I/O 패드를 배치하는 기술이에요. Fan-out 구조에서는 패키지 면적이 충분하므로 다이싱(칩 분리)을 공정 초반에 먼저 수행해요.
다이싱 순서가 중요한 이유는 불량 칩을 조기에 제거할 수 있기 때문이에요. Fan-in 방식처럼 공정 말미에 다이싱하면 불량 칩도 끝까지 공정을 거쳐야 하므로 비용 낭비가 크지만, Fan-out은 불량 칩 제거 후 양품만 계속 공정하여 수율을 높일 수 있어요.
다이싱 후 패키지 설계 확정으로 RDL 적용 제약
다이싱 후 패키지 설계가 먼저 확정되면 RDL(재배선층) 적용 공간이 자동으로 제한돼요. RDL은 I/O 패드를 칩 외부로 확장하여 솔더볼을 연결할 위치까지 “재배선”하는 공정인데, 패키지 영역이 이미 정해지면 설계 유연성이 떨어져요.
특히 몰딩(패키지 보호층) 형태가 미리 결정되면 RDL 배선 경로가 물리적으로 제약을 받게 돼요. 예를 들어 몰딩의 두께·재료·형태에 따라 RDL이 들어갈 공간이 줄어들 수 있고, 이미 결정된 설계를 RDL에 맞게 다시 조정하기는 매우 어려워요.
결과적으로 초반에 다이싱을 하는 Fan-out 방식에서는 RDL 적용을 설계 단계부터 제한하거나 선택사항으로 두는 경향이 생기게 돼요.
RDL 공정 복잡도와 수율 관리의 어려움
RDL은 얇은 금속 배선 층(구리)을 칩 표면에 여러 층으로 적층하고, 각 층마다 패턴을 형성한 후 전기도금으로 연결하는 매우 복잡한 공정이에요. 주요 단계는 다음과 같아요:
- 리소그래피(Lithography): 패턴 설계에 맞게 회로를 미세하게 그려요
- 스퍼터링(Sputtering): 금속층을 얇게 증착해요
- 전기도금(Electroplating): 구리를 도금하여 전기 전도성을 확보해요
- 절연층 형성: 각 배선 사이를 절연 처리해요
공정이 이렇게 많아지면 각 단계마다 수율이 떨어질 가능성이 높아져요. 특히 미세한 패턴 공정에서 오차가 발생하면 전체 칩이 불량이 될 수 있어요. Fan-out 후기 단계에 RDL을 적용하면 이미 많은 공정을 거친 칩들이 RDL 불량으로 폐기될 위험이 커지므로, 설계 초반부터 RDL 적용을 제한하는 것이 비용 효율적이에요.
RDL 제조비용 상승과 설계상 우선순위 결정
RDL 공정은 기술적으로 고도화되어 있어서 공정 비용 자체가 매우 높아요. 레이어 적층·도금·검사 등 각 단계마다 전문 장비가 필요하고, 특히 미세 패턴을 유지하기 위한 고정밀 장비를 갖춰야 돼요.
추가로 필요한 것들:
– 새로운 제조 장비 구입 및 유지비
– 별도의 전기도금 라인 구성
– 품질 관리(QA) 공정 강화
– 숙련된 엔지니어 인력
결과적으로 한 칩당 제조비용이 크게 올라가므로, 고부가가치 제품(AI 칩, 고성능 프로세서)이 아닌 이상 RDL 적용을 회피하려고 해요. 특히 대량 생산으로 비용을 맞춰야 하는 PMIC, MCU 같은 범용 칩에서는 RDL 없이도 기능할 수 있도록 설계하는 게 일반적이에요.
기계적 강도와 방열 문제로 인한 패키지 설계 충돌
RDL은 구리 배선을 여러 층으로 쌓은 구조이므로 기계적 강도가 상대적으로 약해요. 칩을 솔더링하거나 장착할 때 응력(스트레스)이 가해지면 배선층이 손상될 가능성이 있어요.
또한 방열 성능이 제한적이에요. RDL은 금속 배선층이지만 열 전도 경로가 제한되어 있어서, 고발열 칩(GPU, CPU, 고전력 디바이스)의 열을 충분히 방출하지 못해요.
이러한 한계를 보완하기 위해서는 두꺼운 몰딩층이 필수예요. 하지만 몰딩 두께·재료는 패키지 설계 초반에 이미 결정되어 있으므로, RDL 추가 요구사항과 충돌하기 쉬워요:
- 몰딩 강화 시 패키지 두께 증가 → 소형화 목표 위배
- 특수 몰딩 재료 도입 → 비용 상승
- 방열 개선 위해 열전도성 소재 추가 → 공정 복잡도 증대
이러한 여러 제약이 겹치면서 RDL을 설계에서부터 제외하거나 최소화하려는 설계 전략이 만들어져요.
자주 묻는 질문
Q. Fan-out과 Fan-in 패키징에서 RDL 적용이 다른 이유가 뭔가요?
A. Fan-in은 칩 크기 = 패키지 크기여서 RDL이 필수지만, Fan-out은 패키지가 칩보다 크므로 RDL 없이도 외부 배선이 가능합니다. Fan-out은 패키지 설계를 먼저 확정하기 때문에 RDL 후속 공정이 제약을 받습니다.
Q. 다이싱을 공정 초반에 하면 수율이 정말 올라가나요?
A. 네, 불량 칩을 조기에 제거하면 이후 공정(RDL, 몰딩 등)에 들어가지 않으므로 비용 낭비가 줄어듭니다. 특히 공정이 복잡할수록 초반 선별의 중요도가 높아집니다.
Q. 반도체 칩이 작아져도 I/O 패드 크기를 줄 수 없다는 게 이해가 안 됩니다.
A. 칩의 내부 회로는 미세공정으로 매우 작게 만들 수 있지만, 외부 기판과 연결하는 패드는 물리적 납땜이나 와이어 본딩을 위해 최소 크기가 정해집니다. 패드가 너무 작으면 연결 불가능하므로, 작은 칩을 큰 패키지에 담아 패드를 배치합니다.
Q. RDL이 기계적 강도가 약하다면 고성능 칩에는 적용이 불가능한가요?
A. 완전히 불가능한 것은 아니지만, RDL을 사용할 때는 반드시 두터운 몰딩층으로 보호하고 설계상 응력을 최소화해야 합니다. 이로 인해 비용과 공정이 더 복잡해지므로 제한적으로만 사용됩니다.
Q. 반도체 회사들이 RDL을 적용하는 제품과 안 하는 제품을 어떻게 구분하나요?
A. 고부가가치 제품(최신 CPU, GPU, AI칩)은 RDL을 포함한 고급 패키징을 사용하지만, 범용 칩(PMIC, MCU, 센서)은 RDL 없이 설계합니다. 제조비용과 시장 가격을 고려한 전략적 선택입니다.